Verschiedenes

JTAG-Schnittstelle, TAP-Testzugriffsport

JTAG-Schnittstelle, TAP-Testzugriffsport


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

Um das Boundary Scan, JTAG-System verwenden zu können, muss es in der Lage sein, mit jeder Karte, die für die Verwendung von JTAG eingerichtet ist, korrekt zu kommunizieren. Die JTAG-Schnittstelle verfügt über eine Reihe von Leitungen, die zusammen als Test Access Port (TAP) bezeichnet werden. Dieser JTAG-Port wird zur JTAG-Steuerung sowie zur Bereitstellung von Verbindungen verwendet, über die die seriellen Daten in die Karte gelangen und diese verlassen können.

Bei einigen elektronischen Geräten befindet sich möglicherweise ein bestimmter JTAG-Anschluss oder eine bestimmte Schnittstelle, an die ein JTAG-Tester angeschlossen werden kann. Dieser Ansatz ist besonders nützlich für alle Feldtests, die erforderlich sind, da auf das zu testende Objekt zugegriffen werden kann, ohne dass das Gerät vollständig zerlegt werden muss.

Für die meisten Geräte gibt es keinen speziellen JTAG-Anschluss. Stattdessen werden die Verbindungen zur JTAG-Schnittstelle über den Hauptanschluss zur Baugruppe geleitet. Diese Verbindungen werden nicht immer für den Hauptbetrieb des Geräts verwendet, es sei denn, der JTAG-Test ist als Teil des integrierten Selbsttests BIST erforderlich, bei dem sich der JTAG-Controller außerhalb dieser Platine oder Baugruppe befindet.

JTAG-Schnittstellensignale

Es gibt maximal fünf Leitungen, die für eine JTAG-Schnittstelle verwendet werden können, obwohl eine davon optional ist und daher möglicherweise nicht immer vorhanden ist. Dies kann der Fall sein, wenn das Design keine Pins mehr an einem Stecker hat und der optionale geopfert werden kann.

Die Signale, die verwendet werden können, sind unten angegeben:

  • TCK - Testuhr: Der Testtaktstift an der JTAG-Schnittstelle ist das Taktsignal, das zur Sicherstellung des Timings des Boundary-Scan-Systems verwendet wird. Der Test Clock wird verwendet, um die Testmodusdaten vom TMS-Pin und die Testdaten vom TDI-Pin an der ansteigenden Flanke zu laden. Bei der fallenden Flanke gibt der Testtakt die Testdaten am TDO-Pin aus. Es ist wichtig, dass die Taktleitung ordnungsgemäß terminiert ist, um Reflexionen zu vermeiden, die zu einer falschen Auslösung und einem fehlerhaften Betrieb der JTAG-Schnittstelle führen können.
  • TDI - Testdateneingabe: Der TDI-Pin an der JTAG-Schnittstelle oder am JTAG-Anschluss ist die Verbindung, an die der Datenstrom der Testanweisungen weitergeleitet wird. Es empfängt serielle Eingangsdaten, die je nach Zustand des TAP-Controllers entweder in die Testdatenregister oder in das Befehlsregister eingespeist werden. Die TDI-Leitung verfügt über ein internes Pull-up, und daher ist der Eingang ohne Eingang hoch.
  • TDO - Testdatenausgabe: Dieser Pin innerhalb der JTAG-Schnittstelle liefert Daten aus den Boundary-Scan-Registern, d. H. Testdaten verschieben sich an diesem Pin heraus. Es liefert serielle Daten, die abhängig vom Status des TAP-Controllers entweder aus den Testdatenregistern oder dem Befehlsregister stammen. An den TDI-Pin angelegte Daten erscheinen am TDO-Pin, können jedoch abhängig von der Länge des internen Registers um mehrere Taktzyklen verschoben werden. Der TDO-Pin hat eine hohe Impedanz.
  • TMS - Testmodus Wählen Sie: Dieser Eingang an der JTAG-Schnittstelle taktet auch bei steigender Flanke von TCK durch und bestimmt den Status des TAP-Controllers. Es steuert den Betrieb der Testlogik durch Empfang der eingehenden Daten. Der Wert am Eingang an der ansteigenden Flanke des Takts steuert die Bewegung durch die Zustände des TAP-Controllers. Die TMS-Leitung verfügt über ein internes Pull-up, und daher ist der Eingang ohne Eingang hoch.
  • TRST - Test Reset: Dies ist ein optionaler aktiver Low-Test-Reset-Pin an der JTAG-Schnittstelle. Es ermöglicht die asynchrone Initialisierung des TAP-Controllers, ohne die Logik anderer Geräte oder Systeme zu beeinflussen. Das TRST-Signal ist normalerweise asynchron, hängt jedoch nicht immer vom jeweiligen Gerät ab.

    Wenn keine TRST-Verbindung verfügbar ist, kann die Testlogik mithilfe von TCK und TMS synchron zurückgesetzt werden. Beachten Sie, dass das Zurücksetzen der Testlogik nicht das Zurücksetzen anderer Schaltkreise bedeutet: Es gibt im Allgemeinen prozessorspezifische JTAG-Operationen, mit denen das gesamte getestete Gerät oder ein Teil davon zurückgesetzt werden kann.

Wie oben zu sehen ist, werden die JTAG-Verbindungen auf der Karte durch Verkettungsvorrichtungen implementiert, die sich auf dem JTAG-Bus befinden, d. H. Von einer zur nächsten und so weiter in serieller Weise. Der TDO-Pin eines Geräts ist mit dem TDI-Pin des nächsten Geräts verbunden. In einigen Fällen kann es mehr als einen JTAG-Anschluss geben.

JTAG-Anschluss

Die JTAG-Schnittstelle ist im Allgemeinen ein integraler Bestandteil jeder Elektronikbaugruppe. Während einige Geräte möglicherweise einen bestimmten JTAG-Port für Feldtests bereitstellen, ist dies nicht immer der Fall. In diesen Fällen kann auf die JTAG-Schnittstelle über den Hauptbaugruppenanschluss zugegriffen werden, für den einige dedizierte Pins für JTAG-Boundary-Scan-Tests verwendet werden. Die Pins, aus denen die JTAG-Schnittstelle besteht, werden unter normalen Betriebsbedingungen nicht verwendet.

Zusätzlich zu den oben definierten standardisierten JTAG-Verbindungen kann die JTAG-Schnittstelle erweitert werden, um zusätzliche Funktionen für das Debuggen bereitzustellen. Viele Chiphersteller verfügen über eigene proprietäre Zusatzverbindungen, die mit den grundlegenden JTAG-Signalen zusammenarbeiten, um ein beträchtliches Maß an zusätzlicher Funktionalität bereitzustellen.

Diese zusätzlichen Leitungen sind im Allgemeinen herstellerspezifisch, obwohl ein neuer Standard namens IJTAG, der unter IEEE 1687 definiert ist, eine Standardisierung der zusätzlichen Leitungen und Funktionen bietet.

Lesen Sie mehr über IJTAG IEEE 1687

Steckertypen

Es gibt keinen Standard für den Steckertyp, der für die JTAG-Verbindung verwendet werden soll. Verschiedene Anbieter verwenden unterschiedliche JTAG-Steckverbindertypen, häufig in Form von Headern. Zwischen Entwicklung und Produktion können auch verschiedene Typen verwendet werden. In einigen Fällen können mehrere Header enthalten sein, um unterschiedliche Werkzeugunterstützung zu ermöglichen. Auf einigen Produktionsplatinen können Testpunkte oder Verbindungen innerhalb vorhandener Steckverbinder verwendet werden.

Es gibt einige allgemeine Punkte, die unten aufgeführt sind:


ParameterEinzelheiten
Verbindungsabstand2,54 mm (0,1 Zoll) Stiftabstand oder gelegentlich Kantenverbinder.
SteckverbindermechanikEingehüllter Header empfohlen, um ein falsches Einsetzen zu verhindern.
GeräuschunempfindlichkeitGute Praxis, um jeden zweiten Stift zu erden.

Bei der Verbindung mit der JTAG-Schnittstelle muss darauf geachtet werden, dass die Kabel und internen Leiterplattenverbindungen so kurz wie möglich sind, um die Signalintegrität und das Timing zu gewährleisten.


Schau das Video: XJTAG DFT Assistant (Kann 2022).